上个月，美光科技公布了其未来数年的DRAM和NAND闪存发展路线图。该路线图透露了公司计划采用晶圆键合技术、新型材料以缩小NAND闪存单元尺寸、高数值孔径EUV光刻技术，并详细介绍了其向3D DRAM迈进的步伐。或许美光此次计划中最引人注目的部分在于，随着人工智能开发者对针对其独特处理器架构和特定工作负载优化的内存和存储解决方案的需求日益增长，该公司计划扩展其定制DRAM和NAND产品组合。
“DRAM目前已接近原子级极限：尽管我们对未来几个平面节点充满信心，但我们非常注重确保在成本和性能方面达到最佳时机推出3D DRAM，”美光科技总裁兼首席技术和产品官 Scott DeBoer 在本月初的公司活动上表示。“对于3D NAND，我们真正关注的是利用新材料提高单元结构的密度，并继续致力于未来的XYZ扩展。”
DRAM技术演进：告别4F2单元
出人意料的是，美光决定放弃生产采用4F²存储单元的DRAM，这与CXMT、三星和SK海力士等竞争对手的做法截然不同。美光表示，目前技术发展已无法找到可行的扩展路径。取而代之的是，美光未来几年的发展路线图包括晶圆键合、高数值孔径EUV光刻、新材料以及最终的3D DRAM。
具体节点规划
美光目前已投入量产的1γ（1-gamma）DRAM工艺技术是该公司首个采用EUV光刻技术的DRAM节点。此前，美光一直采用DUV光刻技术的多重曝光工艺。美光科技的下一代1δ（1-delta）制造工艺目前正处于良率提升阶段，计划于2027年下半年投入量产。该公司预计，与1γ工艺相比，该技术将使位密度提高20%左右，同时，先进的高介电常数金属栅极CMOS、新材料、埃级工艺控制和设备智能化将提高性能、能效，并最终提高良率和降低成本。
美光计划在美国生产1δ DRAM，并将该技术应用于下一代DDR、LPDDR、图形内存、HBM5、垂直HBM（vHBM）和垂直边缘推理内存（vEIM）产品。同时，为了生产HBM5、vHBM5和vEIM产品，该工艺节点还将支持硅通孔（TSV）等附加功能，以提升散热性能。
后续的1ε（1-epsilon）工艺将采用晶圆键合技术，使美光能够在不同的晶圆上制造不同的结构，然后将它们键合在一起。这种方法可以提高存储器设计和制造的灵活性，但美光尚未公布其晶圆键合的具体实施计划，包括将键合哪些结构，以及该技术在密度、性能和功耗方面将带来哪些改进。该工艺目前仍在开发中，尚未公布量产计划。
美光的ζÅ（zeta-angstrom）生产节点目前仍处于早期研发阶段，它将把高数值孔径（High-NA）EUV光刻技术引入存储器制造领域，从而进一步缩小关键尺寸。该公司尚未透露需要高数值孔径光刻技术的层数、预期密度提升幅度以及该技术何时投入量产。然而，显而易见的是，该节点至少要到2030年才能问世，比三星和SK海力士在其DRAM晶圆厂采用高数值孔径EUV技术（计划于2028年）晚了数年。
ηÅ（埃）工艺是美光公司已公开的平面DRAM路线图中最遥远的一代，目前仍处于探索阶段。在美光将高数值孔径EUV光刻技术引入DRAM生产流程后，该公司计划尝试其他微缩技术。尽管美光提到了新材料，但并未具体说明这些材料，也没有解释它们将如何影响器件结构。这些新材料可能包括新型光刻胶、沉积前驱体、介电材料或导电材料，它们将使美光能够制造更小的晶体管和电容器，并最终提高DRAM单元密度。
向3D DRAM过渡
在传统DRAM研发的同时，美光科技也在开发两代3D DRAM，目前分别称为3D1和3D2。与主要依靠更小的存储单元来提高位密度的平面DRAM不同，3D DRAM利用垂直维度在给定面积内容纳更多存储单元。美光计划在3D DRAM的制造成本和性能方面达到与传统DRAM相当的水平时推出这项技术。该公司尚未公布其架构、层数或目标密度。
定制化HBM与垂直内存架构
除了传统的DRAM之外，美光计划将其未来的制造技术应用于HBM4E、HBM5、HBM5E以及新型垂直集成内存架构。首先，该公司将提供HBM4E标准版和定制版HBM产品，随后将推出定制版HBM5E、vHBM和vEIM（垂直边缘推理内存）。所有这些都将标志着定制内存产品在量产产品中的重新崛起。
定制化HBM4E（cHBM4E）将使美光的客户能够缩小内存I/O宽度，和/或将额外的逻辑集成到内存的基片中，从而释放宝贵的芯片空间用于计算，并针对特定的AI加速器优化性能和功耗。美光总裁兼首席技术和产品官Scott DeBoer表示，其中一些功能原本位于ASIC芯片本身，因此将它们移至更靠近内存的位置应该可以提高整体系统效率。
为了支持这些功能，美光计划在标准和定制HBM产品的基片上采用先进的代工工艺技术，但尚未透露具体的工艺节点。对于定制设计，公司将选择满足客户需求且最具成本效益的工艺。例如，美光预计HBM4E需要更先进的CMOS技术才能达到其性能和功耗目标。
未来，美光计划推出垂直HBM（vHBM）技术，该技术将内存直接堆叠在ASIC和CPU之上，而非像传统HBM那样通过中间层与它们并排放置。这种架构有望显著提高带宽，这得益于密集的垂直连接（以及相邻放置带来的显著降低的延迟），但同时也带来了与供电和散热相关的巨大挑战。为了应对这些挑战，美光计划采用混合键合技术实现高级互连，并集成散热器和热感知设计。值得注意的是，该公司预计在某些设计中，传统的HBM和vHBM将共存，其中vHBM提供最大带宽，而传统的HBM则满足容量需求。
另一项正在研发的技术是垂直边缘推理存储器（vEIM），它与HBM共享许多封装和集成技术，但其目标应用更注重能效而非最大带宽。美光的第一代vEIM旨在提供与HBM4类似的2TB/s带宽，同时将每比特数据传输的能耗控制在1皮焦耳以下。这两种架构都需要与客户紧密合作，针对特定应用优化内存、逻辑、封装和散热特性，因此美光需要与客户携手合作，才能确保vHBM和vEIM的成功。
深度客户合作
值得注意的是，美光针对客户的特定开发工作不仅限于HBM和EIM。例如，该公司正与 Meta 合作，优化 LPDDR6 在数据中心应用方面的性能，主要包括可靠性、可维护性和可用性。美光预计 LPDDR6 的功耗将比 LPDDR5 降低约 35%，这对于高密度内存部署至关重要。此外，该公司还计划与主要客户合作开发 DDR6（其带宽目标是 DDR5 的两倍），以便更好地了解并最终满足他们的需求。
谈到客户合作，DeBoer强调，美光现在从产品定义的最初阶段就开始与客户合作，贯穿联合设计、开发、验证和批量生产的各个环节。这位高管表示，这种方式与公司以往的客户合作模式截然不同。“在我们所有的人工智能协同创新项目中，我们正在共同构想、共同设计、共同开发、共同验证，然后大规模交付，”DeBoer说。“这个机会确实独一无二。它与我们三四年前与客户的互动方式截然不同。”
先进CMOS技术
除了缩小DRAM单元尺寸和开发垂直存储器架构外，美光科技还在开发用于外围电路的先进CMOS技术。该公司的路线图包括几代采用高介电常数金属栅极晶体管的DRAM CMOS逻辑电路，以及第一代和第二代3D CMOS技术。美光预计，这些技术进步将在2020年至2030年间将其CMOS逻辑性能提高10倍以上，这将有助于该公司满足面向人工智能的内存产品日益增长的带宽和功耗需求。
3D NAND技术
虽然美光此次活动主要聚焦于DRAM的未来，但该公司也分享了一些关于其即将推出的NAND创新技术的细节，其中包括400层的第11代3D NAND、后G11 3D NAND以及面向人工智能的NAND存储器，这些存储器要么提供高带宽，要么提供高IOPS。
美光科技的下一代G11（N170）3D NAND技术与其目前的G9（N160）工艺相比有了显著的改进。该公司计划将有源存储层数量从276层增加到400层以上，引入晶圆级键合技术，并采用业界领先的存储单元间距。这些改进有望使G11 3D NAND的位密度比G9 3D NAND翻倍，3D TLC器件的位密度可能从21 Gb/mm²提高到42 Gb/mm²，一旦该技术达到成熟的良率，这将大幅降低每比特的制造成本。
除了更高的存储密度外，G11的目标I/O速度比G9提升50%，这意味着其潜在传输速率约为5400 MT/s。此外，美光预计每比特数据传输能耗将降低25%以上，这对于需要处理海量数据的大容量固态硬盘和人工智能存储系统而言，是一项重要的改进。
G11最重要的变化之一是采用了晶圆级键合技术，这项技术使美光能够在另一片晶圆上制造存储阵列、外围电路和I/O电路，然后将它们键合在一起。中国制造商长江存储（YMTC）已经使用这种方法最大限度地提高了存储容量和性能，因此美光和其他存储器制造商也采用这项技术也就不足为奇了。美光预计将于2027年下半年开始量产G11 3D NAND。
未来NAND与AI专用存储
美光计划通过结合新型材料、更高密度的存储单元架构以及更节能的器件和数据通路，持续改进第11代及以后的3D NAND闪存技术。具体而言，美光正在研究能够改善未来存储器件电学特性的高迁移率材料，以及旨在超越增加有源层所能实现的存储密度提升的超高密度单元架构。与此同时，更节能的电路和数据路径应该有助于抵消与更高NAND容量和更快接口相关的不断增长的功耗。
“除了G11之外，我们还有一个强有力的路线图，今天不会详细介绍，但重点在于利用新材料提高单元结构的密度，并继续专注于XYZ扩展，”DeBoer说道。“目前的行业发展方向和美光的发展方向都是通过增加层数和缩小单元尺寸来实现扩展。”
该公司尚未透露计划引入哪些新材料，也未解释这些材料将如何影响存储单元结构。此外，该公司也未提供G11之后NAND闪存的量化密度、性能或功耗目标。
针对人工智能应用，美光透露正在开发两种专用的NAND架构。第一种架构——高IOPS AI NAND——专注于最大化随机I/O性能，并采用基于SLC的小模块设计来加速向量搜索、图分析和AI上下文管理等工作负载。美光预计，根据配置的不同，该产品能够提供约2500万至1亿IOPS的性能，并计划在未来几年内将基于此架构的产品推向市场。
第二种架构——高带宽AI NAND——优先考虑带宽而非随机I/O性能。美光正在研究通过TSV连接的垂直堆叠式NAND器件，并配备靠近AI加速器的逻辑基片。这种集成方案使NAND更靠近计算资源，而不占用AI加速器的宝贵边缘空间。美光认为，简单地将NAND堆叠与AI加速器并排放置在中间层上并不能带来足够的优势。相反，该公司正在探索其他集成方案，使NAND更靠近计算单元。
“高带宽AI NAND闪存成本更高，必须与客户合作实施，以确保他们能够达到预期目标和成本目标，从而提升产品价值，”DeBoer说道。“我们正在利用TSV堆叠技术，在逻辑基片上集成NAND闪存，使存储器更靠近加速器。我们认为将其放置在GPU边缘并不可取。相反，我们希望将其放置在更靠近计算单元的位置，以充分利用这种高性能NAND闪存。”
这些专为人工智能设计的NAND架构将与美光传统的SSD路线图形成互补，该路线图包括在可预见的未来推出容量高达512 TB的硬盘的计划。