近期，工业和信息化部与国家发展改革委联合发布了《电子信息制造业发展“十五五”规划》，明确提出要提升关键装备、材料和零部件供给能力，重点加快电子设计自动化工具与知识产权核的发展。值得注意的是，这是国家五年规划中首次将IP核与EDA并列作为集成电路产业的两个独立细分领域进行部署。与此同时，AI算力需求的激增正促使行业关注点从单纯的计算能力向数据传输能力转移，高速接口IP因此成为市场焦点。
这一趋势在近期上海举办的第26届中国国际工业博览会上得到了直观体现。作为集成电路展“国芯展”首次亮相的展会，汇聚了芯片设计、晶圆制造、封装测试及设备材料等上下游企业。记者在现场看到，多家厂商将高速接口IP及解决方案置于展板显眼位置，华大九天、概伦电子等龙头企业也带来了相关产品与方案。
业内将IP核比作芯片设计的“乐高积木”，而AI芯片及数据中心建设需求的增长，正驱动客户对更高带宽、更低延迟及更低功耗接口方案的迫切需求。IP厂商也需更早介入客户设计，配合完成工艺适配、流片验证及系统调试。然而，半导体IP核各门类间技术路线差异明显。高速接口IP因须与制造工艺深度耦合、逐工艺节点设计验证，技术门槛和量产验证要求极高，长期专注该领域并实现全品类覆盖的厂商屈指可数。
当前，行业正经历从“算得快”到“传得快”的转变。AI爆发式增长推动“计算机/AI”需求结构性跃升，从GPU/HBM扩展至全栈芯片。华大半导体有限公司战略市场总监李颖冉表示，AI重构了半导体需求结构，放大了计算、存储与互联之间的配合问题。为此，合见工软、概伦电子等EDA厂商推出了涵盖数字工具、系统工具及高速接口IP的综合方案；晟联科展示了已商用量产超2亿条通道的112G/56G SerDes产品，其FAE肖志楷指出，AI发展直接带动了算力中心建设及GPU、CPU芯片需求。
芯耀辉联合创始人曾克强强调，海量数据处理需求使得数据在存储器、计算芯片及不同设备间的高效搬运变得至关重要。客户倾向于选择能提供跨工艺、全品类完整解决方案的单一供应商，以保障产品质量一致性。目前，芯耀辉已具备全品类、多工艺交付能力，其PCIe、DDR/HBM、SerDes、UCIe等全系列高速接口IP核在国内外主流及国产先进工艺节点上均实现量产。财务数据也印证了市场热度，芯原股份新签订单中，AI算力相关订单占比高达90%。
尽管市场需求火热，但技术与商业化门槛依然高筑。华大半导体李颖冉指出，中国半导体产业链仍存在结构化短板，国产化能力有待提升。高速接口IP面临传输速率提升带来的信号完整性挑战，随着符号周期压缩，信道损耗、串扰、抖动等非理想因素影响被急剧放大，对收发机均衡、时钟同步等环节提出严苛标准。
芯耀辉CTO李孟璋表示，客户选择IP首要关注质量、可靠性和可量产性。微小的参数偏移在高速传输场景下可能导致链路误码甚至断链。因此，客户需求已延伸为系统级解决方案，厂商需提供从芯片布局、封装到PCB设计的全流程软硬件支持，协助客户在功耗、性能与成本间取得平衡。正如上海市集成电路行业协会秘书长荣毅所言，一款芯片从设计走向应用，需要前端读懂需求、中段依赖IP与EDA工具、后续涉及制造封测与软件适配，环环相扣方能成功。IP厂商不仅要研发投入，还需协助客户解决集成与调试问题，这要求产业链上下游必须密切协同。