**台积电与阳明交大联手，实现二维半导体技术重大突破**
八月份，台积电与阳明交大团队联合宣布成功开发出高效能的单层二硫化钼顶栅电晶体。这一突破性成果不仅有助于突破摩尔定律极限，更为开启“后硅”时代提供了全新的契机。业内分析认为，为了突破摩尔定律极限，半导体制程在进入1纳米以下节点时，探索新材料已成为必然路径。二硫化钼因其原子级厚度，被视为延续摩尔定律、让芯片持续微缩与提升效能的关键材料，预计将在约1纳米以下的0.7纳米（A7制程）或CFET时代导入。包括应用材料、阿斯麦（ASML）、AIXTRON、ASM International及Lam Research等半导体设备巨头正积极投入研发，显示出该领域受到的高度重视。
众所周知，随着手机、电脑乃至未来AI智慧装置对运算速度和功耗要求的不断提升，传统硅半导体技术已逐渐逼近物理极限。为此，全世界科学家都在寻找下一代半导体材料。二维半导体凭借其原子级厚度、高迁移率及静电可控性，被视为下一代晶体管的潜在平台。然而，要在二维场效应晶体管中实现高性能，必须同时满足短沟道长度、低等效氧化层厚度（EOT）以及高载流子迁移率三个相互依存的条件，这在业界一直是个根本性的挑战。
在台湾相关支持下，阳明交大电子物理系、中研院应用科学研究中心教授张文豪团队，携手台积电Iuliana Radu博士团队及阳明交大半导体工程学系教授李宗恩，针对二维半导体长期以来面临的“界面问题”提出了创新解决方案。张文豪教授指出，未来二维半导体的竞争核心不只是材料本身，而是“介面工程”。这项技术的最大价值在于建立了一个可广泛应用于不同二维半导体材料的平台。未来有望发展出更高速、更低功耗的电子元件，并与现有的半导体制程完美结合，为“后硅时代”的芯片技术奠定重要基础，再次展现台湾在次世代半导体领域的创新实力与国际竞争力。
**技术深度解析：利用外延界面工程实现高跨导二硫化钼顶栅晶体管**
高跨导是场效应晶体管的一项关键性能指标，直接影响电压增益、开关速度和带宽。在二维场效应晶体管中，要实现高跨导，通常需要满足等效氧化层厚度低、沟道长度缩小以及载流子迁移率保持不变这三个条件。然而，这三大因素很难同时进行优化。通过集成高介电常数介电层可以实现较小的等效氧化层厚度（小于1纳米），但这种缩放通常会引入与介电层相关的散射，从而降低迁移率并限制跨导。
本文报道的研究表明，通过外延界面工程方法，可在等效氧化层厚度约为1纳米的情况下，制备出单层二硫化钼顶栅场效应晶体管，其高跨导值可达0.45毫西门子每微米。研究人员在超高真空环境下直接在二硫化钼上生长外延铝膜，随后进行原位低压氧化，形成外延衍生氧化铝界面层。该层支持氧化铪的均匀集成，并抑制了介电诱导散射，从而实现了强栅极控制，且未出现明显的迁移率下降。
**创新机制与实验方法**
具有高跨导的场效应晶体管是现代电子系统的基本组成单元。在模拟和射频电路中，高跨导可实现大电压增益和宽带宽工作；而在数字逻辑中，它有助于实现快速开关和低功耗。二维材料如过渡金属二硫化物，因其原子级厚度、高迁移率、静电可控性以及与后端集成工艺的兼容性，是下一代晶体管的潜在平台。
然而，要在二维场效应晶体管中实现高跨导，需要对三个相互依存的因素进行优化：短沟道长度、低等效氧化层厚度（EOT）以及高载流子迁移率。这种相互依赖关系表明，跨导的提升取决于静电缩放（通过增加单位面积栅氧化层电容COX）、短沟道设计（通过缩短沟道长度LG），以及保持较大的载流子迁移率μ。
在二维场效应晶体管中，同时优化这三个参数是一个根本性的挑战，特别是因为介电层缩放往往会通过界面和远场散射效应导致迁移率下降。为了解决这一问题，研究人员提出了一种栅极绝缘层集成策略。该方法在超高真空条件下，直接在二硫化钼上生长一层薄的外延铝膜，随后通过原位低压氧化形成一层亚纳米级、高质量的Al₂O₃层。该层既可作为后续ALD沉积高介电常数HfO₂的种子层，又可作为界面缓冲层，以减轻介电诱导散射。
通过采用这种外延界面工程方法，研究团队实现了约1纳米的低EOT，以及约27平方厘米每伏秒的可观本征载流子迁移率。他们制备了单层MoS₂场效应晶体管，其沟道长度约为100纳米，跨导为0.45毫西门子每微米。
**实验结果与性能验证**
在实验表征方面，研究人员采用了优化的室温超高真空电子束蒸发法，在化学气相沉积生长的单层MoS₂上沉积了薄的Al种子层。通过电子背散射衍射（EBSD）和高分辨率X射线衍射（XRD）分析，确认了Al和MoS₂的衍射峰呈对齐分布，证实了Al(111) || MoS₂(0001)和Al[220] || MoS₂[1120]的外延关系。原子力显微镜（AFM）分析表明，由0.3纳米厚Al薄膜氧化而成的最薄Al₂O₃层具有原子级平整且无针孔的表面。
在介电特性方面，研究团队将源自MoS₂上0.3纳米厚外延Al薄膜的、厚度小于1纳米且无针孔的Al₂O₃层用作标准ALD法生长高介电常数介电层的种子层。结果显示，当使用外延法制备的Al₂O₃种子层时，HfO₂的覆盖变得完整且均匀，表面粗糙度较低。导电原子力显微镜（CAFM）测量表明，使用外延生成的亚纳米级Al₂O₃层时，漏电流降低了几个数量级，且无漏电斑点，这表明ALD生长的HfO₂与亚纳米级Al₂O₃结合形成了致密且均匀的介电层堆栈。
为了研究其电学性质，研究人员制备了基于CVD生长单晶MoS₂单层的双栅场效应晶体管。顶栅堆栈由单层MoS₂上厚度为0.42纳米的外延生长Al₂O₃层、在250摄氏度下通过ALD生长的一层HfO₂以及一层Pt接触金属层组成。通过对顶栅阈值电压随背栅电压变化的线性拟合，研究团队确定顶栅EOT随HfO₂厚度呈线性关系，y轴截距为0.32纳米。通过采用2.9纳米厚的HfO₂/0.42纳米厚的Al₂O₃栅极堆栈，研究人员实现了EOT约为1纳米。
在击穿特性方面，对于厚度为2.9纳米的HfO₂器件，其能承受高达2.65伏的电压，对应的击穿电场约为8.0兆伏每厘米。在EOT约为1.07纳米的器件中，表现出约10的6次方的开/关比，以及75毫伏每十倍频程的亚阈值摆幅（SS），且滞后效应可忽略不计。估算得到的界面陷阱密度约为5乘以10的12次方平方厘米每伏秒，低于CVD生长MoS₂沟道典型的10的13次方平方厘米每伏秒值。归一化滞后宽度约为4.5毫伏每兆伏，这表明外延生成的Al₂O₃具有良好的界面特性。
**技术优势与行业意义**
为了验证该技术在短沟道顶栅集成中的性能，研究人员制备了栅长约为100纳米且EOT约为1纳米的顶栅场效应管。该器件在导通状态电流密度方面表现出色，在漏极电压为2伏且栅极电压为1.5伏时，达到0.45毫安每微米。尽管采用Au作为基准测试的接触金属，若采用半金属接触或通过接触掺杂来降低接触电阻，电流还可进一步提升。估算出的载流子饱和速度约为1.5乘以10的6次方厘米每秒，与文献报道的单层二硫化钼饱和迁移速率数值一致。
与基于剥离的MoS₂沟道或其他二维材料顶栅器件相比，本研究报道的器件在EOT小于5纳米的条件下，SS值仍属于最高水平之一。通过使用高介电常数的掺杂HfO₂替代HfO₂，是进一步降低SS的可行方法。与双栅极架构或其他二维场效应晶体管相比，本研究制备的器件在LG约为100纳米和EOT约为1纳米条件下，峰值跨导甚至可达0.45毫西门子每微米，这表明沟道迁移率并未出现显著下降。
外延生成的Al₂O₃层的主要作用是改善氧化物与二维材料的界面。该层提供了高质量且结构均匀的界面，提高了后续HfO₂沉积的成核均匀性，减少了界面无序、粗糙度和缺陷密度。同时，插入Al₂O₃层使沟道与高介电常数介电环境的直接相互作用解耦，减轻了栅极介电层引起的散射，包括远距离声子散射以及与氧化物与二维材料界面质量较差相关的界面散射。
**结论**
综上所述，研究人员报道了通过使用源自外延铝薄膜的亚纳米级Al₂O₃种子层，在MoS₂晶体管上集成高介电常数顶栅介电层。这种外延衍生的Al₂O₃层具有均匀的覆盖率、小于1纳米的厚度、原子级平坦的表面以及对底层MoS₂沟道的损伤极小。这使我们能够在MoS₂沟道上构建HfO₂/Al₂O₃顶栅堆栈，其栅极氧化层厚度（EOT）为1纳米，短程阈值电压（SS）较低且滞后效应可忽略不计，同时具有低漏电流和高击穿场强。外延生成的Al₂O₃界面层还使短沟道器件峰值跨导高达0.45毫西门子每微米。通过使用高介电常数的种子层或栅氧化层，应可将EOT进一步降低至1纳米以下，但由于高介电常数材料中介电诱导散射导致通道迁移率下降，EOT减小带来的优势可能会被抵消。因此，高质量且薄的异质外延生长Al₂O₃充当了界面缓冲层，以缓解高介电常数介质和劣质氧化物-二维材料界面导致的迁移率下降。