《科创板日报》10月10日讯，长鑫科技近日宣布其在4F² DRAM架构研发上取得关键性突破。在第四届集成芯片和芯粒大会上，长鑫科技总裁曹堪宇分享了公司在DRAM器件、4F²架构及混合键合等方面的最新进展，并透露公司预计将于今年年底推出融合这些先进技术的下一代DDR5 RDIMM产品。
目前，DRAM行业主流架构为6F²，这是衡量存储单元面积的核心指标。通常一个存储单元由一个晶体管（1T）和一个电容器（1C）组成。F代表制造工艺中光刻技术的最小线宽或间距。4F²意味着每个单元仅占4倍最小特征尺寸的平方，从而增加了单位面积内的晶体管数量，实现存储密度的提升。
据曹堪宇介绍，长鑫4F²架构的核心创新在于DRAM存储阵列晶体管的革新，即自主研发的VSG（垂直包围沟道）晶体管。VSG采用垂直包围沟道结构，增强了栅控能力，有效解决了漏电和短沟道效应等痛点。同时，竖立的晶体管布局有助于缩小芯片面积，提升存储密度。
从6F²跨越至4F²，不仅是设计理念的革新，更是晶体管沟道方向从水平向垂直布局的根本性变革，原有的设计和工艺流程无法完全复用。为此，长鑫科技对多项核心工艺流程进行了深度探索与突破，涵盖了字线金属化、位线成型以及结激活等关键环节，以实现最佳的性能与功耗比。
长鑫科技自成立以来便启动了4F²架构的研究与专利布局，公开专利族数量已超300件，位居海内外厂商前列。公司早在2021年就发布了国内首篇4F²架构相关论文，并在随后的研究中持续分享进展。
虽然本次演讲未提及新DDR5 RDIMM的具体规格和发布时间，但值得关注的是，DDR5 RDIMM作为服务器市场的主流配置，对产品的性能、运行稳定性及兼容性有着极高要求。长鑫将4F²架构的首代产品定为DDR5 RDIMM，意味着将直面服务器内存领域极高的技术与工程壁垒。
与消费级低功耗内存不同，DDR5 RDIMM面临的技术挑战在于：需支持服务器7×24小时不间断运行，能承受带电热插拔的电压冲击；必须与不同厂商、不同代际的CPU和主板完成数百项严苛的兼容性测试；同时，在高速传输时，必须确保信号在长距离模组走线上不衰减、不误码。
今年以来，长鑫科技已在多项技术平台及工艺开发上取得突破。9月20日，长鑫宣布第五代工艺技术平台（G5平台）正式量产，并同步展出基于该平台的大容量LPDDR5X产品。G5平台在关键工艺维度实现了多项行业领先突破，通过四重曝光技术，将内存阵列的有源区半间距微缩至11.95纳米，接近全球顶尖内存量产制程水平。
8月，长鑫科技宣布自主研发的最新一代低功耗内存LPDDR6实现量产，首批产品将搭载于小米18 Fold折叠旗舰手机。相较于上一代LPDDR5X，长鑫LPDDR6通过架构创新及数据传输优化技术实现了全面跃升，峰值速率达12800Mbps，芯片最高容量为16GB。这是全球LPDDR6产品的首次商用落地，标志着中国存储企业首次在高端内存标准上打破海外厂商的先发垄断。
9月28日，长鑫科技宣布投资总额达349亿元的研发及扩产项目，其中包括241亿元的技术研发项目和108亿元的后道测试基地二期项目。该项目计划建设一座测试工厂，为DRAM存储芯片提供测试及模组组装服务。长鑫科技表示，通过自建存储器晶圆后道测试和模组项目，能够更灵活地协调测试产能，降低芯片测试成本，提升运营效率和测试技术，有助于进一步完善IDM模式，增强整体竞争力。