英特尔近日公布了一项名为XBM（eXtended Bandwidth Memory）的超高带宽内存专利技术。作为HBM4的有力替代方案，XBM旨在以更低的成本提供更高的带宽。据WCCFtech报道，该技术的商业化进程预计将在2030年之后启动。
**一、 技术规格与定义**
XBM属于DRAM内存方案，其封装尺寸与HBM4保持一致，单颗芯片容量在0.5GB至5GB之间，传输速率可达32GT/s，并采用UCIe通用芯粒互联接口。
**二、 核心架构革新**
XBM最显著的革新在于重构了芯片底层架构。传统DRAM的存储单元（1T1C）通常制作于前段制程（FEOL），即晶体管所在的硅基底上。而XBM创新地将存储单元转移至后段制程（BEOL），将其布置在晶体管上层的金属通孔堆叠区域，并采用薄膜晶体管工艺。这种后道集成设计能大幅提升芯片面积利用率，容纳更多硅通孔（TSV），从而有效拉高内存集成密度与带宽上限，这契合英特尔长期推行的“存储层叠于逻辑电路上方”的技术路线。
**三、 封装方案优化**
值得注意的是，该专利的侧重点不在于存储单元本身，而在于定制化封装方案。英特尔推出了封装集成内存（MoP）与反向悬垂结构，旨在优化Z轴堆叠高度。相较于传统MoP增加300-350微米厚度，新结构显著降低了堆叠高度，并取消了防翘曲加固筋。同时，通过由电压调节器直接为DRAM供电，实现了更小体积、更低成本的封装形态。
**四、 市场背景与挑战**
高带宽内存（HBM）通过垂直堆叠DRAM并与逻辑芯片互联，单堆叠位宽可达1024位，实现了超高带宽。但其高昂的封装成本和扩展性受限（信号需穿过硅中介层）一直是痛点。随着AI算力飞速增长，内存读写性能的滞后形成了“内存墙”，制约了整体性能提升。因此，各大厂商正将研发重心转向内存接口与堆叠架构的优化。
**五、 研发路线图**
针对HBM替代方案，英特尔此前虽有HMC和MCDRAM等项目，但均未实现量产。此次XBM的推出，标志着英特尔在调整其DRAM存储研发路线。目前，英特尔至少在并行开发两种方案：除了XBM，还有与软银子公司SAIMEMORY联合开发的ZAM方案。ZAM计划于2026年展示，采用熔合键合技术，带宽密度约为HBM4的两倍，商业化目标定在2029年。