近日，台积电先进封装技术暨服务副总经理何军在OCP APAC Summit上发表演讲，详细披露了台积电在先进封装领域的最新技术进展及未来规划。与外界过去两年主要关注CoWoS产能扩张不同，何军此次释放的信息更为丰富，揭示了台积电正从单纯的产能追赶转向系统级制造能力的全面提升。
在产能层面，何军透露台积电目前拥有10家先进封装工厂，过去三年CoWoS产能实现了每年翻番。如今，台积电已“非常接近”满足市场需求，但尚未完全实现。这意味着困扰AI芯片行业的产能瓶颈正在缓解，但尚未彻底消除。不过，AI芯片对封装规模的要求仍在扩大，单颗产品集成的计算Die和HBM数量持续增加，因此台积电面临的挑战已从“把CoWoS做得更多”，转变为“如何以更高效率制造更复杂的AI系统”。
在封装尺寸方面，随着AI算力需求的提升，CoWoS正朝着更大尺寸发展。台积电已实现5.5倍光罩尺寸的CoWoS量产，在多款AI客户端产品中良率超过98%。未来，台积电计划在2029年推出14倍光罩尺寸的CoWoS。何军特别强调，当光罩尺寸超过3倍后，所有组件的质量必须达到甚至超过汽车级标准，才能控制整体故障率。这标志着先进封装已从单纯的工艺问题演变为系统工程。
在技术演进方面，台积电正加速从2.5D向3D过渡。SoIC技术通过混合键合实现芯片垂直堆叠，互连密度可达传统方案的50倍，能效提升约5倍。台积电去年已实现6微米间距SoIC量产，并计划到2029年将间距缩小至4.5微米，用于A14芯片堆叠。此外，中介层的作用也在发生质变，正从单纯的“连接层”演变为“功能层”，未来将集成电压调节器、电容器以及硅光子器件，成为集连接、电源和光互连于一体的系统级平台。
供应链方面，ABF基板已成为仅次于内存的下一个关键瓶颈。AI芯片对基板的热性能和机械性能要求极高，多供应商采购带来的性能差异成为新挑战。何军表示，目前各公司正从多家供应商采购基板以满足需求，但基板性能的差异可能影响封装的可靠性和良率。
最后，台积电的研发方法论也在发生根本性变化。为了应对AI芯片的复杂性，台积电计划每年推出新技术，并采用Chiplet“智能匹配”提升良率。同时，研发模式正从串行走向并行，允许客户芯片在测试完成前进入晶圆厂，并要求供应商在台积电晶圆厂附近设立研发团队，以便实时修复问题。台积电还计划在量产前六个季度发布系统规范，通过STCO提前解决散热、机械和功耗等系统级问题。