在当今的数据中心芯片领域，供电已演变为制约性能扩展的核心瓶颈。随着人工智能（AI）和高性能计算（HPC）工作负载的爆发式增长，供电网络（PDN）正面临远超传统设计能力的严峻挑战。电流水平的提升加剧了电阻损耗和电压降效应，仅靠渐进式改进已难以满足需求。此外，堆叠裸片多芯片架构不仅增加了有效电流密度，还带来了布线拥塞和可靠性问题。英特尔发布的一份白皮书深入探讨了从加速器、机架到数据中心的各层级供电挑战，并指出没有单一的“最优”方案，而是需要根据系统需求灵活应用多种技术途径。
**芯片与封装的供电挑战**
随着计算密度的提升，芯片、服务器和数据中心的设计趋势正将供电能力推向物理极限。现代加速器封装将计算、存储和互连资源高度集成，以满足AI和HPC对性能及带宽的需求。然而，这种集成带来了两大根本性挑战：一是封装必须在有限的面积内输送数千安培（kA）的电流，而该区域已被芯片、HBM堆栈和散热设施占据；二是必须高效输送大电流，减少PDN中的静态和动态损耗。随着电流增加，电阻损耗和电压跌落加剧，迫使设计人员增加电压保护裕量，这反而进一步降低了系统效率。
**多芯片架构的复杂性**
随着单裸片微缩技术面临瓶颈，业界转向芯粒、HBM集成和3D堆叠等先进封装技术。这些多芯片架构虽然提升了性能和带宽，但也给配电和电压调节带来了新挑战。电力需要通过中介层、硅桥等结构输送至不同功能的裸片，且对电源噪声高度敏感。在异构封装中，计算单元、存储接口和高速链路的集成导致正面布线资源紧张。传统的正面供电架构中，电源轨与信号互连共用布线资源，导致带宽与供电能力的根本性权衡。为解决这一问题，业界正转向背面供电技术，将配电网络移至晶圆背面，以释放正面布线资源并降低电阻。
**数据中心电力趋势**
单机柜功率的提升正在重塑电力输送需求。传统风冷机柜功率通常在10至20千瓦，而现代AI机柜功率已超过100千瓦，普遍采用液冷技术。未来，机柜功率有望逼近1兆瓦。这意味着空间利用效率、损耗最小化以及电力输送与冷却系统的紧密耦合将成为必不可少的设计要求。根据劳伦斯伯克利国家实验室的预测，到2030年，美国数据中心的用电量可能占全美总用电量的9.5%至15.3%，主要由AI和高密度计算驱动。更高的功率水平会导致不成比例的效率损耗和热管理挑战，因此提升端到端供电效率对于未来的规模化扩展至关重要。
**英特尔的技术解决方案**
**背面供电：实现电源与信号的分离**
PowerVia技术是英特尔应对供电挑战的关键创新。它将主电源重新路由至芯片背面，物理上分离电源布线与正面信号互连，从而缩短电阻性路径，缓解布线拥塞。这一技术显著降低了片上IR压降，提高了标准单元利用率，解决了传统正面供电在扩展性上的根本限制。PowerVia率先应用于Intel 18A工艺，并为Power Boost技术奠定基础。下一代PowerDirect技术将进一步优化供电架构，改善PPA表现。
**Omni MIM：片上去耦电容**
尽管背面供电减少了IR压降，但仍需改进片上去耦技术以应对大瞬态电流。英特尔推出的Omni MIM技术将电容结构扩展至第三维度，在层间介质中引入垂直沟槽，实现了高密度电容，有效支持高频去耦。
**eMIM-T 和 eDTC：封装级去耦解决方案**
为了补充片上电容，英特尔开发了封装级去耦技术。eMIM-T将Omni MIM扩展至封装内部，利用硅通孔连接维持直流供电；eDTC则集成于封装内，提供额外的去耦层级。这两种技术共同作用，最大化封装内的总电容，满足从低频到中频的去耦需求。
**EMIB-T：赋能HBM与高速互连**
随着HBM4和UCIe等高带宽接口的应用，EMIB架构的电流需求增加，传统绕行路径导致电阻损耗和边缘凸点电流拥挤。EMIB-T技术通过在桥接结构内部集成硅通孔，为负载提供更直接的垂直电流路径，降低了电阻损耗并改善了电流分布。同时，EMIB-T还集成了MIM电容器，用于抑制高速I/O电源轨的交流噪声，为下一代高带宽芯粒架构提供了更稳健的供电能力。
**台积电的技术方案**
台积电在2026年6月的IEEE/JSAP研讨会上介绍了其A16埃级CMOS平台，其中集成了背面供电技术。该技术通过Super Power Rail（SPR）方案，将主电源分配网络移至晶圆背面，释放正面资源用于信号传输，并创建低阻抗路径。SPR采用背面直接接触式架构，通过背面过孔和触点将电源直接连接到晶体管的源/漏区，而非简单的布线重组。这一方案不仅降低了IR压降，提高了逻辑密度和性能，还保持了设计灵活性，适用于大型加速器和HPC芯片。
**集成电压调节器（IVR）**
随着电流需求攀升至kA级，维持高效电力输送和精确电压调节变得困难。基于IVR的架构通过将电压转换环节移至负载端，缩短调节器与有源电路的距离，降低电阻损耗并改善瞬态响应。英特尔推出了FIVR、CoaxMIL和C2VR等多种IVR技术。CoaxMIL通过减小电感器占地面积，提高电流密度和转换效率。C2VR则采用全电容式结构，提供瞬时电流响应，支持高达数千安培的电流水平，并可垂直集成在裸片下方。
**未来展望**
随着AI加速器功率持续攀升，供电已从配套环节转变为决定芯片性能、能效和系统扩展能力的关键因素。从背面供电、片上及封装级去耦，到EMIB-T、IVR，各种技术都在解决同一个问题：如何在高电流密度下，以更短、更低阻、更高效的路径输送电力。这一变化正在打破芯片、封装和电源之间的原有边界，供电网络将成为架构设计的一部分。面对单颗加速器向千瓦级乃至更高功率迈进，以及数据中心机柜向兆瓦级发展的趋势，解决“电从哪里来、如何送进去、如何高效转换以及如何散热”这一整套问题，将是下一代AI计算规模化竞争的关键。